天津工业大学副教授李龙女:基于国产芯片的平面型封装1700V碳化硅模块开发与性能表征

日期:2023-08-01 阅读:514
核心提示:近日,2023功率与光电半导体器件设计及集成应用论坛于西安召开。论坛由第三代半导体产业技术创新战略联盟(CASA)指导,西安交通

 近日,“2023功率与光电半导体器件设计及集成应用论坛”于西安召开。论坛由第三代半导体产业技术创新战略联盟(CASA)指导,西安交通大学、极智半导体产业网(www.casmita.com)、第三代半导体产业主办,西安电子科技大学、中国科学院半导体研究所、第三代半导体产业技术创新战略联盟人才发展委员会、全国半导体应用产教融合(东莞)职业教育集团联合组织、西安和其光电股份有限公司等单位协办。

李龙女

期间,天津工业大学副教授李龙女带来了《基于国产芯片的平面型封装1700V碳化硅模块开发与性能表征》的主题报告。

SiC/GaN器件具有低导通电阻、快速开关、高耐压、低开关损耗和高工作温度当前亟需针对SiC器件/模块的先进封装,需要创新低寄生/杂散阻抗、高散热效率的高可靠封装结构,以及高耐温 (> 200oC), 高导电性和高可靠的封装材料。

报告介绍了开发采用全烧结银互连和DBC的平面型封装SiC功率模块的研究成果,研究指出材料方面采用氮化铝基板和烧结银垫块的封装结构,可明显降低双面封装结构整体应力,有利于提高模块可靠性。封装结构方面采用模块-C间隔排布MOS芯片和二极管方式,最高结温更低,且各芯片间的温度差异更小,且寄生电感较小,更有利于保持模块性能。基于课题组低温纳米银烧结工艺,制备基于国产芯片的平面型封装1700V碳化硅半桥模块。模块整体厚度约5 mm。通过测试,各栅源电压下栅源漏电流均很小。70A输出时,漏源导通压降为1.6V,与芯片I-V曲线一致,表明封装过程寄生阻抗低,双面互连也未引起芯片预损伤和老化退化。

CASICON 系列活动简介

 “先进半导体产业大会(CASICON)”由【极智半导体产业网】主办,每年在全国巡回举办的行业综合活动。活动聚焦先进半导体产业发展热点,聚合产业相关各方诉求,通过“主题会议+项目路演+展览”的形式,促进参与各方交流合作,积极推动产业发展。CASICON 系列活动将以助力第三代半导体产业为己任,联合实力资源,持续输出高质量的活动内容,搭建更好的交流平台,为产业发展贡献应尽的力量。

(备注:以上信息仅根据现场整理未经嘉宾本人确认,仅供参考!)

 
打赏
联系客服 投诉反馈  顶部