紫光同创PGL22G开发平台试用连载(1)- 基本硬件情况介绍

日期:2020-08-24 来源:电子创新网作者:c4982212330阅读:69

哈喽,大家好,我是陈豪,作为FPGA工程师,有幸参加国产FPGA厂商紫光同创协同ALINX(上海芯驿电子)推出的PGL22G开发平台试用,真的是非常开心。近年来,国产FPGA开发的进度一直不怎么理想,虽然大家都在说国产FPGA,但是实际能使用到的国产FPGA真的是少之甚少,直到进一两年才慢慢多了来,这次能看到紫光这么大规模的推广以及和ALINX共同推出开发板来方便各位FPGA工程师对紫光同创的FPGA进行评估,真的是看到了国产FPGA的希望了。废话不多说,直接进入正题,本次试用的是由国产FPGA厂商紫光同创协同ALINX(上海芯驿电子)推出的PGL22G开发平台。

先来展示一下到货的开发板:

分为2个盒子,一个装开发板,一个装配件。

整体包含:

1、开发板一块;

2、USB下载器一套;

3、Mini USB线一根;

4、5V电源一个;

5、透明保护板一套;

6、合格证、保修卡各一张。

整套的PGL22G开发平台使用的是子母板的方式,一块核心卡配套一块底板使用,方便客户二次开发。

核心卡由 PGL22G+1 片 256MB DDR3+128Mb QSPI FLASH 组成,另外板上有一个高精度的 50Mhz 晶振,为FPGA系统提供稳定的时钟输入。

底板主要包含:

1、一路 10/100M/1000M 以太网 RJ-45 接口

2、一路 HDMI 视频输出接口

3、一路 USB2.0 通信接口

4、一路 USB Uart 通信接口

5、SD 卡接口

6、RTC 实时时钟

7、EEPROM

8、一个 40 针扩展口

9、一个摄像头接口

10、JTAG 调试口

11、4 个独立按键

12、4 个用户 LED 灯

配合ALINX的其他模块,还有更强大的在资源。

作为一个有近5年工作经验的FPGA开发工程,最常用的芯片还是Inter公司和Xilinx公司的FPGA,因为降本需求的原因,也试用过Littice的芯片和国产其他厂商的一些FPGA,例如:高云、易灵斯、安陆、智多晶、京微齐力(排名不分先后)。具体的使用感受就不一一细说了,整体而言,在价格方面,相同的片内逻辑资源下,国产的FPGA在价格方面具有极其强大的优势,但相对于国际品牌的FPGA来讲,IP核的资源还是相对较少的,而对与嵌入ARM的FPGA来讲,国产的FPGA厂商还有更长的路要走,想要找一款高性能的ARM+FPGA还是相当困难的。当然这些问题还是需要一定的时间来进行相关技术积累的,在资源够用,IP不是问题的情况下,价格优势还是很香的。当然也希望国产厂商和大家共同努力,拉近与国际品牌间差距,争取越做越好,越做越强。

除去价格方面的考虑,我个人对于纯逻辑的FPGA本身的选型及评价主要分为以下几个方面:

1、逻辑资源情况(根据项目本身需求);

2、IP核支持程度(根据项目本身需求);

3、工程综合后对资源的占用情况;

4、器件稳定性;

5、软件易用性。

6、厂商支持度。

PGL22G的开发环境是由紫光同创提供的IDE: PDS,因为周六的原因,在网站申请的LICENSE还没有下来,因此和软件相关的使用情况留待后续文章再进行分析,本次先对PGL22G的情况进行一些介绍吧。

从紫光同创的官网上可以了解到,紫光同创的Logos系列的FPGA采用40nm CMOS工艺和全新LUT5结构,集成RAM、DSP、ADC、Serdes、DDR3等丰富的片上资源和IO接口,具备低功耗、低成本和丰富的功能。

其特性从以下图片就可以看出来

相比于INTER常用的LUT4结构和Xilinx常用的LUT5结构来讲,Logos系列的FPGA采用LUT5结构,在专利上避免了冲突,不会受制于人,还是很有优势的。ADC的硬核更是纯逻辑FPGA中的一大亮点,避免了长期以来FPGA做ADC需要外挂ADC芯片的局面。MIPI接口也是极大的方便了FPGA开发人员和硬件设计人员的后期开发工作量,不得不说,紫光同创在做这一款FPGA芯片的时候是真的用了心的。

常用的片上资源大家可以参考紫光同创官方给出的这一幅图片:

在封装方面也是使用常用的一些FPGA封装规格,便于客户使用。

从数据手册摘录一些芯片的主要性能参数,如下:

Ø低成本、低功耗

·高效的逻辑资源配比

·低功耗、成熟的40nm CMOS工艺

·低至1.1V的内核电压

Ø支持多种标准的IO

·多达364个用户IO,支持1.2V到3.3VIO标准

·支持HSTL、SSTL存储接口标准

·支持MIPID-PHY接口标准

·支持LVDS、PPDS、RSDS、SLVS、TMDS(应用于HDMI、DVI接口)等差分标准

·可编程的IOBUFFER,高性能的IOLOGIC

Ø灵活的可编程逻辑模块CLM

·LUT5逻辑结构

·每个CLM包含4个多功能LUT5、6个寄存器

·支持快速算术进位逻辑

·支持分布式RAM模式

·支持级联链

Ø支持多种读写模式的DRM

·单个DRM提供18Kb存储空间,可配置为2个独立的9Kb存储块

·支持多种工作模式,包括单口(SP)RAM、双口(DP)RAM、简单双口(SDP)RAM、ROM以及FIFO模式

·双口RAM和简单双口RAM支持双端口混合数据位宽

·支持Normal-Write,Transparent-Write

以及Read-before-Write三种写模式

·支持Byte-Write功能

·可选的数据地址锁存、输出寄存器

Ø高效的算术处理单元APM

·每个APM支持1个18*18运算或2个 9*9运算

·支持输入、输出寄存器

·支持48bit累加器

·支持“Signed”以及“Unsigned”数据运算

Ø集成存储控制器硬核HMEMC

·支持DDR2、DDR3、LPDDR

·单个HMEMC支持x8、x16数据位宽

·支持标准的AXI4总线协议

·支 持DDR3 write leveling和DQSgatetraining

·DDR3最高速率达1066Mbps

Ø集成ADC硬核

·12bit分辨率、1MSPS采样率

·多达12个输入Channel

·集成温度传感器,精度达±4℃

Ø高性能的高速串行收发器HSST

·支持DataRate速率:400Mbps-6.375Gbps

·可灵活配置的PCS, 可支持PCIeGEN1/GEN2,千兆以太网、XAUI, Gige,CPRI, SRIO等协议

·支持3G SDI

Ø集成PCIeGEN2核

·支持PCIe Gen2 x1/x2/x4

Ø丰富的时钟资源

·支持3类时钟网络,可灵活配置

·基于区域的GLOBALCLK网络,每个区域支持12个GLOBALCLK

·每个区域有4个REGIONALCLK,支持垂直级联

·高速IOCLK,支持IO CLKdivider

·集成多个PLL,每个PLL支持多达5个时钟输出

Ø灵活的配置方式

·支持多种编程模式

·JTAG模式符合IEEE1149和IEEE1532标准

·MasterSPI可选择最高8bit数据位宽,有效提高编程速度

·支持BPI x8/x16、Serialslave、Parallelslave模式

·支持AES-256位流加密,支持64bitUID保护

·支持SEU检错纠错

·支持多版本位流回退功能

·支持看门狗超时检测

·支 持 编 程 下 载工具FabricConfiguration

·支持在线调试工具 FabricDebugger

打赏
联系客服 投诉反馈  顶部