韩开发出新高迁移率p型半导体材料

日期:2024-09-18 阅读:244
核心提示:9月16日消息,韩国电子与电信研究所(ETRI)的一组研究人员成功开发了一种可以通过简单的工艺在室温下轻松沉积的p型硒碲(Se-Te

9月16日消息,韩国电子与电信研究所(ETRI)的一组研究人员成功开发了一种可以通过简单的工艺在室温下轻松沉积的p型硒碲(Se-Te)合金晶体管,该工艺使用了基于硫系p型半导体材料。 

此外,研究人员还开发了一种新技术,可以通过控制n型氧化物半导体与p型碲(Te)异质结构中的碲薄膜的电荷注入,系统地调节和控制n型晶体管的阈值电压。这些新发现预计将被广泛用于提高下一代显示器和超低功耗半导体设备的整体性能。 

目前显示器行业中最广泛使用的材料是IGZO(铟镓锌氧化物)基n型氧化物半导体。另一方面,由于与n型氧化物半导体相比,p型LTPS(低温多晶硅)在加工性和电性能方面存在局限性,因此虽被使用,但制造成本高且基板尺寸受限一直是其主要问题。 

随着对高分辨率显示器(尤其是SHV级分辨率显示器,如8K和4K)更高刷新率(240Hz以上)的需求增加,近年来对p型半导体的开发兴趣达到了顶峰。由于现有显示器中使用的基于n型半导体的晶体管在有效实现高刷新率显示器方面存在局限性,因此对p型半导体的需求正在迅速增长。 

为了满足这些需求,ETRI的研究人员通过向硒中添加碲,提高了通道层的结晶温度,在室温下沉积非晶薄膜,并通过随后的热处理过程使其结晶,从而成功开发了p型半导体。结果,他们成功地获得了比现有晶体管更高的迁移率和更高的开关电流比特性。 

研究人员还确认,当在n型氧化物半导体薄膜上引入基于碲的p型半导体作为异质结构时,可以通过控制n型晶体管内的电子流动来调节n型晶体管的阈值电压,具体取决于碲的厚度。特别是,他们通过调整异质结构中碲的厚度,提高了n型晶体管的稳定性,无需使用钝化层。 

凭借这一研究成果,预计下一代显示器行业的增长将达到新的高度,同时实现更高分辨率和更低功耗的新显示器的开发。 事实上,这一新发现不仅可以在显示器领域做出有意义的贡献,还可以改变半导体行业的格局。目前,许多领先的全球半导体制造商正专注于开发可以增加产品集成度的新缩小工艺,但根据许多业内人士的分析,半导体的集成度已达到极限。 

为了解决这个问题,近年来引入了一种新的集成方法,即一次堆叠多个半导体芯片。其中,TSV(硅通孔)是最知名的方法,通过堆叠多个晶圆并在晶圆中钻孔以确保电气连接。TSV方法具有有效利用空间和降低功耗的优势。然而,仍有许多需要解决的限制,包括高工艺成本、低产量等。 

为了克服TSV的限制,业界提出了一种新的方法,即单体三维(M3D)集成,该方法将材料堆叠在单个晶圆上,而不是一次堆叠多层。不幸的是,由于高温工艺的使用受限等问题,M3D方法尚未达到商业化阶段。 ETRI开发的异质结构薄膜晶体管和p型半导体器件即使在300℃以下的过程中也能稳定运行,这使行业更接近M3D的成功商业化。

 ETRI柔性电子研究部首席研究员赵成行表示:“这是一项可以在下一代显示器(如OLED电视和XR设备)以及CMOS(互补金属氧化物半导体)电路和DRAM存储器等其他领域的未来研究中广泛利用的划时代成就。”ETRI的研究人员计划将基于碲的p型半导体优化到6英寸或更大的大型基板,并将其应用于各种电路,以确保其商业化潜力,最终寻找新的方法将其实施到新领域。 

来源:Semi Display

 

打赏
联系客服 投诉反馈  顶部